시장조성에서 빠르다는 말은 무엇을 줄인다는 뜻인가? IMC는 시장데이터 도착을 나노초 단위로 다루며, FPGA가 운영체제·드라이버·범용 프로세서의 비결정적 경로를 우회한다고 설명한다. 시세파싱과 위험검사처럼 규칙이 명확한 단계를 하드웨어로 옮기면 평균지연뿐 아니라 꼬리지연도 일정하게 만들 수 있다.
회사는 거래하는 모든 상품을 가격화한다고 밝히며 트레이더와 자동화 가격알고리즘의 협업을 시장조성의 중심에 둔다. 그러나 FPGA 변경은 두세 시간의 컴파일이 필요할 수 있다. 실행은 빨라도 연구·검증·배포 반복은 느려질 수 있으므로 어떤 기능을 하드웨어에 고정하고 무엇을 소프트웨어에 남길지가 운영상 선택이 된다.
채권에서는 공정가치 모델 전체보다 피드정규화·한도검사·주문차단처럼 결정적이고 자주 바뀌지 않는 경로가 우선 대상이다. FPGA와 소프트웨어의 출력동등성, 버전 롤백, 제한모드와 kill switch를 replay로 검증해야 한다. 공개 글은 내부 모델·위험한도·장애통제나 P&L을 제시하지 않으므로 그 효과를 수익으로 확대해석할 수 없다.
SCOPEIMC의 공식 시스템 설명이다. 구체적인 회로·전략·모델·위험한도·kill switch와 거래성과를 공개하지 않아 P&L 효과를 확인할 수 없다.
Evidence & verification ↓Sources & evidence
Original passages appear only when checked against the publication. Earlier briefing records are identified separately.
나노초 실행은 긴 변경주기를 동반한다3 primary · 0 archived +
IMC는 시장데이터 도착시간을 나노초 단위로 설명한다.
ORIGINAL PASSAGEwith time measured in nanosecondsIMC, How are FPGAs used in trading?, publication date unconfirmed, accessed 2026-10-24IMC는 거래하는 모든 상품을 가격화한다고 설명한다.
ORIGINAL PASSAGEprice every instrument we tradeIMC, How are FPGAs used in trading?, publication date unconfirmed, accessed 2026-10-24FPGA 변경은 2~3시간 컴파일이 걸릴 수 있다.
ORIGINAL PASSAGEtwo to three hours of compilation timeIMC, How are FPGAs used in trading?, publication date unconfirmed, accessed 2026-10-24Show the original briefing text
구분: IMC 공식 기술 설명·저지연 시장데이터와 FPGA
발표일: 미확인·2026년 10월 24일 열람
선정 이유: 최신성보다 시장조성 시스템의 지연·검증·연구반복 비용을 구체적으로 설명하는 기술적 가치 때문에 선정했다.
채용공고 아님: IMC의 공식 기술 아티클이다.
핵심 요약
IMC는 시장데이터 도착시간을 나노초 단위로 다루며 FPGA가 불필요한 소프트웨어 계층과 범용 하드웨어를 우회한다고 설명한다. 회사는 거래하는 모든 상품을 가격화하는 자동화 알고리즘과 트레이더의 협업을 시장조성의 중심으로 제시한다. 다만 FPGA 변경은 컴파일에 2~3시간이 걸릴 수 있어 저지연 실행과 연구반복 속도 사이에 명시적 비용이 생긴다. 이는 시스템 구성 설명이지 비밀 전략이나 P&L 공개가 아니다. IMC 공식 원문
채권 트레이딩·리스크관리·시장미시구조 관점 실무 시사점
하드웨어 가속은 공정가치 모델의 복잡도를 높이는 수단보다 시세파싱·정규화·위험검사 같은 결정적 경로를 일정하게 만드는 데 먼저 써야 한다. 컴파일이 오래 걸리면 모델 변경과 검증이 느려지고 긴급패치 위험이 커지므로, FPGA 경로와 소프트웨어 경로의 출력동등성, 버전 롤백, 제한모드와 kill switch가 필요하다. 회사 글은 그런 통제의 세부 설계를 공개하지 않는다.
한국 시장 복제 아이디어
국채선물 호가피드에서 패킷수신-정규화-공정가치-주문 전 위험검사의 단계별 p50·p99 지연을 측정한다. 시세파싱만 FPGA로 옮긴 경로와 전부 소프트웨어인 경로를 동일 replay로 비교하고, 지연분산·출력불일치·변경 리드타임·롤백시간을 함께 평가한다.